

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05122496 A

(43) Date of publication of application: 18.05.93

(51) Int CI

H04N 1/387

G06F 15/62

G06F 15/66

G06K 19/077

H04N 1/00

(21) Application number: 03279848

(22) Date of filing: 25.10.91

(71) Applicant:

CANON INC

(72) Inventor.

SUZUKI YOSHIYUKI

(54) IMAGE SYNTHESIZER


(57) Abstract:

PURPOSE: To efficiently obtain a synthetic Image in which an arbitrary Image is synthesized with an original Image by storing the synthetic image to be stored in a memory card by applying image compression processing.

CONSTITUTION: The image information of an original is converted to an electrical signal by a CCD 101, and is stored in the memory card 1 after applying compression, and the image information expanded by reading out from the memory card 117 is synthesized with the image information of the original further outputted by the CCD 101. In other words, trimming and masking processing, etc., are performed at an area processing circuit 106, and the output signate of them are inputted to an image synthesis circuit 109, then, compression and expansion processing is applied to them. A compressed image signal is stored once in the buffer memory of the compression and expansion circuit 109, and after that, it is transferred to the memory card 117 by a CPU 114. Meanwhile, when the expansion processing is performed, the image reproduction of the synthetic image can be realized by transferring the signal to the buffer memory by the CPU 114. synthesizing it with an image to be

synthesized, and driving a taser 113 according to a synthetic Image signal.

COPYRIGHT: (C)1993,JPO&Japio



引用文献

(19)日本国特新厅 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-122496

(43)公開日 平成5年(1993)5月18日


(51) Int.CL.* H 0 4 N 1/38 G 0 6 F 15/62	A	庁内整理番号 8839-5C 8125-5L 8420-5L	FI	技術表示箇所		
G06K 19/077	7	8623-5L	G06K 審査請求 未請求	19/ 00 L は 請求項の数 5 (全 12 頁) 最終頁に続く		
(21)出願番号	特顯平3—279848	特顯平3-279848 平成3年(1991)10月25日		(71)出願人 000001007 キヤノン株式会社 東京都大田区下丸子 3 丁目30番 2 号 (72)発明者 鈴木 良行 東京都大田区下丸子 3 丁目30番 2 号キヤノン株式会社内		
(22)出顧日	平成3年(1991)10					
			(74)代理人	弁理士 丸島 俊一		

(54)【発明の名称】 画像合成装置

(57) 【要約】

【目的】 原稿画像に任意の画像を合成した合成画像を 効率よく得ること。

【構成】 原稿の画像情報をCCD101によって電気 信号に変換し、圧縮してメモリカード117に配憶し、 CCD101によって更に出力された原稿の画像情報に メモリカード117から読み出されて伸長された画像情 報を合成する。



【特許請求の範囲】

【請求項1】 原稿の画像情報を光電変換素子上に結像して電気信号に変換する画像譲取手段と、第1の原稿の読取画像信号を処理する第1の処理手段と、前記第1の処理手段で処理された画像信号を記憶する着脱可能な記憶手段と、前記記憶手段に記憶された画像信号を処理する第2の処理手段と、前記第2の処理手段で処理された画像信号と第2の原稿の読取画像信号とを合成する手段とを有することを特徴とする画像合成装置。

【請求項2】 請求項1において、前記第1の処理手段は画像圧縮処理であり、前記第2の処理手段は画像伸張処理であることを特徴とする画像合成装置。

【請求項3】 請求項1において、着脱可能な前配記憶 手段には合成時の原稿画像信号に対する画像編集情報が 記憶されており、前記記憶手段を装置に装着時に画像編 集情報を読み込んで、編集モードを自動的に設定するこ とを特徴とする画像合成装置。

【調求項4】 請求項1において、文字画像信号を発生する手段を有しており、合成時に画像編集情報として記憶された指示に従って文字画像信号を発生して、第1の読取画像信号及び第2の読取画像信号と合成することを特徴とする画像合成装置。

【請求項5】 請求項1において、前記第1の処理手段 及び第2の処理手段をパイパスする手段を有することを 特徴とする画像合成装置。

【発明の詳細な説明】

[000.1]

【産業上の利用分野】本発明は、メモリーカード等の着 脱可能な記憶手段に定型面像をデータ圧縮して記憶して おき、記憶されたデータを伸張しながら原稿画像と合成 を行う画像合成装置に関するものである。

[0002]

【従来の技術】現在、原稿の画像情報をCCD等の光電 変換素子によって電気信号に変換し、画像加工処理を行ったのちに、電子写真プロセスによって画像形成を行う デジタル複写機が開発、発売されている。

【0003】また、複写機にメモリーカードのような着 脱可能な配憶装置を装着し、これに定型の文字やマーク 等の画像信号を配憶しておき、コピー動作時に読み取ら れた画像信号と合成した出力画像を得ることのできる装 置も開発されている。

[0004]

【発明が解決しようとしている課題】しかしながら、従来例では合成する画像としては、メモリーカードの容量の制限から通常のコピー画像全域に対して合成することはできず、その応用も限られていた。

【0005】また、そのような機能を使用する場合、オペレータはその出力位置などを毎回操作部やデジタイザー等で指示しなければならなく、操作性がよいとは言えなかった。

[0006]

【課題を解決するための手段】そこで、本発明においてはメモリーカードに記憶する合成画像を画像圧縮して記憶することで、A4ないしA3のコピーの全面領域をカバーしようとするものである。

【0007】また、画像合成する際に変倍、移動等の画像編集処理が必要な場合は、その情報も同一メモリーカードのメモリ上に配憶させて、メモリーカードを装置に装着時にその情報を複写装置本体に読み込んでそれに対応した複写モードを自動的に設定するようにすることで、操作性を向上させようとするものである。

[8000]

【実施例】図1~図6を用いて本発明の実施例を説明する。

【0009】図1はレーザーを用いた電子写真方式のデジタル複写機の画像処理回路を示したブロック図である。

【〇〇1〇】原稿の画像情報はCCD1〇1上に結像された電気信号に変換される。CCDの駆動及び以降の画像処理のためのタイミング信号はタイミング発生回路107で生成され各部に供給される。

【0011】 画像信号はアンプ102で増幅された後AノD変換器103でデジタル信号に変換される。デジタル画像信号はシェーディング回路104で照明むらやCCD感度むらなどのシェーディング症が補正される。シェーディング補正のための補正係数は、シェーディング補正回路104を通して得た標準白色信号を、データバスDATA及びアドレスパスADRESを経由してCPU114に取り込んでこれを基に算出され、算出結果はシェーディング補正回路104のメモリに記憶される。【0012】シェーディング補正された画像信号は変倍・移動回路105で変倍・移動の処理が行われる。変倍

れたCPU114によって設定される。 【0013】次に、トリミング・マスキング等の処理が 領域処理回路106で行われ、その出力信号は画像合成 回路に入力され圧縮・伸張処理される。圧縮された画像 信号は、一旦圧縮・伸張回路109のパッファメモリ2 04、205に記憶された後CPU114によってメモ リカード117に転送される。

率や移動距離等のパラメータは、操作部116で入力さ

【0014】このメモリカード117はバッテリバックアップ等により不揮発性のメモリとなっていて、本体より取り外してもその配憶データが失われることはない。 【0015】一方、伸張処理の場合はCPU114によってバッファメモリ204、205に転送され被合成画像と合成され、合成画像信号に応じてレーザー113を駆動することで合成画像の像再生を実現する。

【0016】 画像合成回路 109の詳細を図2を用いて 説明する。

【0017】領域処理回路106からの画像信号Vin

特開平5-122496

は圧縮回路201で画像の白画素/黒画素の連続長を基にコード化するランレングス方式で圧縮される。圧縮コードDQは双方向のセレクタ回路203のX入力に入力され、セレクト倡号C1、C2に応じてパッファメモリ204もしくはパッファメモリ205に入力される。

【0018】ここで、セレクタ回路203のC1、C2と

信号のフローの関係は表 1 の通りであり、 (C1. C2) = (0, 0) の時パッファメモリ 2 0 4 へ、 (C1. C2) = (0, 1) の時パッファメモリ 2 0 5 へ記憶される。

[0019]

【扱1】

表

(C ₁ ,C ₂)	(0,0)	(0,1)	(1,0)	(1,1)
Х	X→D ₁	$X \rightarrow D_2$	$D_1 \rightarrow X$	$D_2 \rightarrow X$
D	D ₂ →D	$D_1 \rightarrow D$	$D \rightarrow D_2$	$D \rightarrow D_i$

【0020】なお、C1、C2は、CPU114によってデータバスDATAのデータをラッチ210でラッチすることで設定する。ラッチのタイミング信号は、CPU114のライト信号WRとイネーブル信号CSの論理和をORゲート209でとった信号である。ラッチ210の出力CE0、CE1がC1、C2にそれぞれ対応している。

【0021】一方、バッファメモリに対するアドレスは、圧縮回路201で画像信号の変化点に周期したクロックCCLK1が発生されアドレスクロックセレクタ208を経由してアドレスカウンタ207に入力され、クロックの立ち上がりに周期してアドレス値が1つづつ増加する。このアドレスデータはアドレスセレクタ206

 (C_1,C_2)

Y

A

を通してパッファメモリ204、205に入力され、クロックCCLK1をライト信号として圧縮データの書き込みが行われる。

【0022】ここで、アドレスカウンタ207のカウン ト値の初期設定は、ラッチ210の出力CE6に同期し てCPU114によって行われる。

【0023】なお、アドレスセレクタ206のデータフローは表2の通りであり、(C_1 , C_2)=(0, 0)の時パッファメモリ204にアクセスされ、(C_1 , C_2)=(0, 1)の時パッファメモリ205にアクセスされる。

【0024】 【表2】

麦 2

(0,1)	(1,0)	(1,1)	
Y→A ₂	Y→A ₁	Y→A ₂	
$A \rightarrow A_1$	A→A ₂	A→Aı	

DCLK

T。 CCLK1 CCLK1 CCLK1 [0025] パッファメモリに記憶されたデータはCP U114によってメモリカード117に転送される。

(0,0)

 $Y \rightarrow A_1$

 $A \rightarrow A_2$

【0026】表1及び表2からわかるように、バッファメモリ204、205の動作はそれぞれ独立しており、C1、C2を制御することでパッファメモリ204に圧縮データを書き込みながら、パッファメモリ205のデータをメモリカード117に転送することができるし、その逆に、パッファメモリ204のデータを考き込みながら、パッファメモリ204のデータをメモリカード117に転送することができる。すなわち、この動作を繰り返すことで、パッファメモリ204、205の容量よりも大きい画像データをメモリカード117に転送することが可能となる。

【0027】次に、メモリカード117の圧縮データを伸張して画像合成を行うまでを説明する。メモリカード117に記憶された圧縮データは、表1及び張2に示したように、双方向データセレクタ203及びアドレスセ

レクタ206に対する制御信号C1、C2に応じて、CP U114によってパッファメモリ204もしくはパッファメモリ206に転送される。

DCLK

【0028】 同時に、パッファメモリ204、205のデータは伸張回路202へ入力されるが、コードデータの伸張処理が完了する毎に発生するクロックDCLKが、クロックセレクタ208を経由してアドレスカウンタ207を1づつカウントアップしてパッファメモリの次のアドレスをアクセスして次のコードテータ処理が行われる。

【0029】伸張回路202からの画像データはORゲート211で原稿の画像データと合成されてレーザー113に出力される。

【0030】(圧縮回路201の説明) 図3、図4で圧縮回路201の詳細について説明する。

【0031】本実施例の圧縮方式は、黒または白画素が 連続して何画素続くかをコード化するランレングス方式 17:14

であり、本実施例ではその画素長をそのまま圧縮コードとしている。またビット長はCPU114のデータ長の関係から16ビット/コードとする。図3は回路ブロック図、図4はそのタイミングチャートである。

【〇〇32】画像信号VinはDフリップフロップ(以下DF/Fと記述する)301で画素クロックVCLKに同期して保持され、その反転出力とその入力信号の排他論理和をEXORゲート302で演算し、その出力信号CLOADはカウンタ304のロード端子に接続される。この信号CLOADは画像信号Vinの変化画素でしたなり、このタイミングでカウンタ304に"1"をセットする。

【0033】カウンタ304は次の画像信号Vinの変化点がくるまで画素クロックVCLKに周期してカウントアップする。そして、カウンタ304のカウント値は、次の画像信号Vinの変化点で発生するクロックCCLK1の立ち上がりに同期してDF/F305に保持され、圧縮データDoとして出力される。

【〇〇34】クロックCCLK1は、信号CLOADと画素クロックVCLKとの論理和をORゲート303で演算したクロックCCLK2と、クロックCCLK3との論理積をANDゲート306で演算した信号である。データDoのパッファメモリへの書き込みは、その次の画像信号VInの変化点で発生するクロックCCLK1に同期して行われる。

【0035】クロックCCLK3は、ラインの最終データをパッファメモリに香き込むために発生する信号であり、ライン問期信号LSYNCCをDF/F310で1画素クロック遅延させた反転出力と、ライン同期信号LSYNCC、画素クロックVCLKとの論理和をORゲート312で演算した信号である。

【0036】本実施例の圧縮方式では1ラインが単位になっており、ライン同期信号LSYNCCの立ち下がりに同期してライン終了のコードであるEOLコードがパッファ309よりDoとして出力され、圧縮データとの切り換えはDF/F305に対する出力制御信号OE2とを切り換えることで実現する。OE2はライン同期信号LSYNCCをDF/F310、311で2画素クロック分遅延された信号と、ラッチ210の出力CE3のOR308出力である。

【0037】一方、0E1はDF/F311の反転出力とCE3とのOR307出力である。ここで、CE3は 画像データを圧縮処理する場合は "L"とセットされ圧 縮データDoは出力許可状態となり、一方、双方向データセレクタ203から伸張回路202にデータが転送される場合は "H"にセットされて、圧縮データDoはハイインピーダンス状態となる。

【0038】(伸張回路202の説明) 図5、図6で伸 張回路202の詳細について説明する。図5は回路ブロ ック図、図6はそれのタイミングチャートである。
【0039】バッファメモリ204、205からの圧縮データDiは、ダウンカウンタ320にロードされて、
画素クロックVCLKに同期してカウント値つとNTは、コンパレータ321に入力されDCNT=1の時のコンパレータ321の出力DLOADは"L"となる。出力DLOADはAND回路323を経由してダウンカウンタ320のロード端子に入力され、DLOADが"L"のタイミングで圧縮データDiの次のデータをダウンカウンタ320にロードする。

【0040】DLOADは画索クロックVCLKに同期 したJKフリップフロップ(以下JKF/Fと記述)3 24の反転J、K端子に入力され、JKF/FはDLO AD= "L" の時その出力Doutを反転させる。

【0041】すなわち、出力Doutは圧縮データDiの値に応じた画素クロックVCLK毎に反転することになり、画像信号の復号化が実現される。

【0042】また、JKF/F324の出力は、ラッチ210の出力CE5によって制御され、CE5= "L"の時出力許可状態となり、CE5= "H"の時はハイインピーダンス状態となる。

【0043】次に、EOLコードの処理について説明する。圧縮データDiとしてEOLコードがダウンカウンタ320にロードされると、コンパレータ322の出カDEOLが "L"となる。出力EDOLはRSフリップフロップ(以下RSF/Fと記述)328の反転S端子に入力され、画素クロックVCLKに同期して反転出力ELOADを "L"とする。

【0044】ELOADは前述のDLOADとANDゲート323で合成されてダウンカウンタ320のロード信号となる。出力ELOADは伸張回路用のライン同期信号LSYNCDをインパータ327で反転した信号をRSF/F328の反転R端子に入力することで解除され"H"となる。

【0045】アドレスカウンタ207のカウントアップクロックDCLKはLSYNCDの反転信号、DLOADとDEOLとの論理積をANDゲート325で演算し、その結果と國索クロックVCLKとの論理和をORゲート326で演算したものであり、ダウンカウンタ320のカウント値DCNTが"1"もしくはEOLコードとなったとき、及びライン同期信号LSYNCDが"H"となったときに出力される。

【0046】以上、本実施例に於ては、圧縮方式として ランレングス方式を用いて説明してきたが、ファクシミ り通信に用いられるMH、MR、MMRも同様に採用で きる。

【0047】図7は、以上の実施例構成により達成される具体例を示している。図7(a)はファクシミリ送信用の定型フォーマットであり、領域Aが送信文の記入領

域である。図7(b)はファクシミリ送信する分面であ る。図7 (c) は (a) と (b) を合成した出力結果で ある。

【〇〇48】まず、(a)のフォーマット画像が読み取 られ、圧縮回路201で圧縮処理される。圧縮データは パッファメモリ204、205を経由してメモリカード 117に記憶される。

【O O 4 9】次に、(b)の送信文が答かれたシートが 読み込まれ、この読み込み動作に同期して、メモリカー ド117に配憶された圧縮フォーマットデータがパッフ アメモリ204、205を介して伸張回路202で伸張 され、送信文データと合成され(c)が得られる。

【0050】この時、(a)の送信文の書き込み領域A はXf×Yfで、(b)のXo×Yoよりも小さいの で、合成の際には(b)を縮小処理と移動処理を変倍・ 移動回路105で行う必要がある。

【OO51】このための縮率Xf/Xo(またはYf/ Yoの小さい方)と移動距離データ(Xm. Ym)は、 合成処理をする際にあらかじめ複写装置に設定しなけれ ばならない。しかし、この設定値は、フォーマット画像 に合成する送信文のサイズが常に一定であるとすれば、 合成処理の度に設定を行うことは効率が良くない。

【0052】そこで、この設定値をフォーマット画像デ ―タが記憶されたメモリカードのあらかじめ決められた アドレスに、あらかじめ決められた形式で記憶してお く。また、メモリカードが複写装置本体に装着されたこ とを検知する信号 IntをCPU114の割り込み端子 に入力しておく。

【0053】そして、メモリカード117が本体に装着 されたら、割り込み処理によってメモリカード上に記憶 された処理内容とその設定値を自動的に読み込んで装置 に臥定する。この様にすることで、メモリカードを複写 装置に装着するだけで合成面像を得ることができる。

【0054】図8は、文字発生回路108によって発生 した日付情報をフォーマット画像に付加して合成したも のである。

【0055】この場合、日付を合成するという情報とそ の合成位置に関する情報もメモリカード上に記憶されて いて、メモリカードを本体装着時にその情報をCPU1 14は画像処理情報とともに読み込む。

【0056】日付けの他に、時間、電話番号、貨等の情 級ならば、簡単な英数字を発生できる文字発生回路があ れば合成することができる。

【0057】前述の実施例に於て示したフォーマット頭 像でありランレングス方式に適した画像ともいえる。し かし、写真等の連続調画像の再現性を維持するためにデ

ィザ処理された画像をランレングス方式で圧縮すると、 かえって基の画像よりデータ量が増大してしまう可能性 がある。

【0058】そこで、画像合成回路109にデータを圧 縮するかしないかの選択する手段を設け、圧縮せずにメ モリカードに配憶された画像データを合成する場合に は、伸張回路をパイパスするような手段を併せて設け t-.

【0059】図9は、本実施例を説明するための回路ブ ロツク図であり、図中の符号で図2と同一の機能を有す るブロックは同一の符号をつけた。

【0060】画像信号Vinは2値信号であるから、圧 縮データとのピット長を合わせるために、シリアル/パ ラレル変換回路212で16画素を単位としたパラレル データに変換する。

【0061】この回路からは、16画素毎にアドレスカ ウンタ207のカウントアップクロックPCLKが発生 する。圧縮/非圧縮データの選択は、ラッチ210の出 カCE2、CE3で制御される。CE2= "L"、CE 3 = "H" の時、圧縮回路 2 0 1 の出力はハイインピー ダンス状態となって非圧縮データがメモリカードに記憶 され、CE2= "H" 、CE3= "L" の時、シリアル ノパラレル変換回路212の出力がハイインピーダンス 状態になって圧縮データがメモリカードに記憶される。 【0062】一方、画像合成の場合はメモリカード11 7に記憶された画像データがパッファメモリ204、2 05を経由してパラレル/シリアル変換回路213で1 6 画素を単位として2値画像信号Voutに変換され

【0063】この回路からは、1データが16画業の画 像データに変換される毎にアドレスカウンタ207のカ ウントアップクロックSCLKが発生する。ラッチ21 Oの出力CE4、CE5によって出力が制御される。C E4="L"、CE5="H"の時、伸張回路202の 出力はハイインピーダンス状態となってシリアル変換出 力が合成個号Voutとなり、CE4= "H" 、CE5 = "L" の時、パラレル/シリアル変換回路213の出 力がハイインピーダンス状態になって伸張出力が合成値 号Voutとなる。

【0064】カウントアップクロックの切り替えはクロ ックセレクタ214で、ラッチ210の出力CE2、C E3、CE4、CE5を切り替え信号として表3の如く 実現される。

[00.65]

【表3】

3 去

То	PCLK	CCLKI	SCLK	DCLK
CE2	L	н	Н	н
CE3	H	L	Н	Н
CE4	н	н	L	Н
CE5	н	н	н	L

[0066]

【発明の効果】以上説明したように、メモリカードに記 憶する合成画像を画像圧縮処理して記憶することで、メ モリが大容量でなくてもコピー全領域をカバーするフォ ーマット画像を合成することができる。

【0067】また、画像合成の際に変倍、移動等の画像 縄集処理が必要な場合、それに関する情報も同一メモリ カードに記憶させて、メモリカードを複写装置に装着し たときに自動的に必要なモードに設定するようにするこ とで操作性を向上させることができる。

【0068】また、英数字程度の簡単な文字を発生する 手段を設けることで、合成するフォーマット上の任意の 場所に、白付、時間、質等を付加することができる。そ して、付加する項目、その位置に関する情報もメモリカ 一ドに記憶させ、複写装置に装着したときに自動的に読 み込むようにすることで操作性を向上させることができ

【0069】また、圧縮処理と伸張処理をパイパスする 手段を設けることで、ディザ処理画像のような圧縮処理 をするとかえってデータ量が増大してしまう画像に対し ても対応することができる。


【図面の簡単な説明】

- 【図1】装置の画像処理ブロック図である。
- 【図2】画像合成回路のブロック図である。
- 【図3】圧縮回路のブロック図である。
- 【図4】圧縮回路のタイミングチャートである。
- 【図5】伸張回路のブロック図である。
- 【図6】伸張回路のタイミングチャートである。
- 【図7】本発明による具体例を示した図である。
- 【図8】第2の実施例の具体例を示した図である。
- 【図9】実施例3の回路ブロック图である。

【符号の説明】

- 101 CCD
- 105 変倍、移動回路
- 106 領域処理回路
- 108 文字発生回路
- 109 画像合成回路
- 117 メモリカード


【図5】




FROM-Merchant

(7)

特別平5-122496






6123329081

特開平5-122496


(8)

【図2】




(9)

特開平5-122496




(10)

特開平5-122496



FROM-Merchant & Gould




FROM-Merchant & Gould

(12)

特開平5-122496

【図9】



フロントページの統令

(51) Int. C1.5 HO4N 1/00 識別記号 庁内整理番号 107 Z 4226-5C

FI

技術表示箇所